МОДЕЛЮВАННЯ ТА ВЕРИФІКАЦІЯ ПАРАЛЕЛЬНИХ ПРОЦЕСІВ ОБРОБКИ І ДОСТУПУ ДО ДАНИХ У РЕКОНФІГУРОВАНИХ ПРИСТРОЯХ ЗАСОБАМИ МЕРЕЖ ПЕТРІ

Анотація

У статті приведено результати досліджень питання організації високоефективного паралелізму при апаратній реалізації криптографічних алгоритмів, що є важливим при реалізації інфокомунікаційних систем регламентованого доступу до персональних даних користувачів. В якості потокового навантаження використано алгоритм AES у режимі лічильника (CTR). Такий підхід забезпечує незалежність блоків і природну придатність до масштабування кількості обчислювальних ядер пристроїв шифрування даних. Запропоновано формалізовану модель архітектури апаратної реалізації модуля шифрування цифрового потоку, яку описано засобами мереж Петрі з відображенням механізмів диспетчеризації задач, взаємного виключення та буферизації даних вхідного потоку. Для практичної оцінки масштабованості реалізовано програмні прототипи паралельного AES-CTR мовою C++ та проведено вимірювання часу, пропускної здатності й прискорення для різної кількості потоків і обсягів даних. Додатково виконано функціональну перевірку на реальних файлах.